兩大晶圓廠，有了新目標(biāo)

臺灣晶圓代工成熟制程兩大指標(biāo)廠聯(lián)電、力積電在疫情帶來的訂單紅利消退之際，均積極強化特殊制程，其中，聯(lián)電強化車用等多元應(yīng)用，力積電則鎖定真3D堆疊異質(zhì)整合技術(shù)，盼能成為抵御市場庫存修正的利器。

聯(lián)電在特殊制程應(yīng)用廣結(jié)盟，先前與電子設(shè)計自動化（EDA）大廠Cadence合作，Cadence的類比與混合訊號芯片設(shè)計流程，獲得聯(lián)電22納米超低功耗（22ULP）與22納米超低漏電（22ULL）制程認(rèn)證，此流程可優(yōu)化制程效率、縮短客戶設(shè)計時間，加速5G、物聯(lián)網(wǎng)和顯示等應(yīng)用設(shè)計開發(fā)，滿足日漸增高的市場需求。

聯(lián)電強調(diào)，該公司持續(xù)開發(fā)先進的特殊制程以供應(yīng)快速成長的5G、物聯(lián)網(wǎng)和顯示等芯片市場，相較于28納米制程，22納米制程能再縮減10%的晶粒面積、擁有更佳的功率效能，以及強化射頻性能等特點。

聯(lián)電車用布局同步大躍進，陸續(xù)拿下德儀、英飛凌等車用芯片大廠新認(rèn)證，八大關(guān)鍵領(lǐng)域車用認(rèn)證都到手，通吃全球一線車廠大單。

力積電則動員集團之力，搶攻真3D堆疊異質(zhì)整合技術(shù)等利基型應(yīng)用，先前攜手愛普與臺積電，共同完成全球首個DRAM與邏輯芯片的「真3D堆疊異質(zhì)整合技術(shù)」，隨后在臺積電號召全球指標(biāo)廠合作，整體量能擴大，使力積電和愛普更具能見度。

業(yè)界分析，半導(dǎo)體封裝技術(shù)已從傳統(tǒng)的2D封裝演進到2.5D，再到真正的3D封裝技術(shù)，由于3D封裝采用垂直連接的方式，其連接數(shù)量幾乎不會受限，得益于此，相較于2.5D封裝，邏輯芯片與DRAM的3D整合將可在顯著降低傳輸功耗的同時，大幅提升記憶體的頻寬。

轉(zhuǎn)載微信公眾號：半導(dǎo)體行業(yè)觀察

聲明：本文版權(quán)歸原作者所有，轉(zhuǎn)發(fā)僅為更大范圍傳播，若有異議請聯(lián)系我們修改或刪除：zhangkai@cgbtek.com