Si襯底GaN基射頻材料研究
摘要 : Si 襯底因兼具大尺寸、低成本以及與現(xiàn)有 CMOS 工藝兼容等優(yōu)勢(shì)，使 Si 襯底上 GaN 基射頻( RF) 電子材料和器 件成為繼功率電子器件之后下一個(gè)該領(lǐng)域關(guān)注的焦點(diǎn)。 由于力學(xué)性質(zhì)與低阻 Si 襯底不同，高阻 Si 襯底上 GaN 基外延材料生長(zhǎng)的應(yīng)力控制和位錯(cuò)抑制問題仍然困難，且嚴(yán)重的射頻損耗問題限制著其在射頻電子領(lǐng)域的應(yīng)用。本文簡(jiǎn) 要介紹了 Si 襯底上 GaN 基射頻電子材料的研究現(xiàn)狀和面臨的挑戰(zhàn)，重點(diǎn)介紹了北京大學(xué)研究團(tuán)隊(duì)在高阻 Si 襯底上 GaN 基材料射頻損耗的產(chǎn)生機(jī)理，以及低位錯(cuò)密度、低射頻損耗 GaN 的外延生長(zhǎng)等方面的主要研究進(jìn)展。最后對(duì) Si 襯底上 GaN 基射頻電子材料和器件的未來發(fā)展作了展望。
引 言
GaN 具有大禁帶寬度、高電子遷移率、高飽和電子漂移速度等優(yōu)良的特性，相 比 GaAs 基電子器件， GaN 基電子器件可工作在更高的電壓下及具有更高的電流密度，相比于Si基射頻電子器件，其具有更高的工作頻率，這使得 GaN 特別適合大功率、高工作頻率的射頻電子器件應(yīng)用。因此，在射頻電子領(lǐng)域， GaN 基器件逐漸受到學(xué)術(shù)界和產(chǎn)業(yè)界的重視。根據(jù)材料外延襯底的不同，GaN 基射頻器件的主要技術(shù)路線包括 Si 襯底上 GaN 和 SiC 襯底上 GaN 。因?yàn)?SiC 襯底的高熱導(dǎo)率以及與 GaN 間較小的晶格失配，SiC 襯底上GaN目前發(fā)展得相對(duì)比較成熟，在相控陣?yán)走_(dá)、通信等大功率射頻領(lǐng)域有廣泛的應(yīng)用。然而，半絕 緣 SiC 襯底的高價(jià)格限制了其在民用領(lǐng)域的發(fā)展?jié)摿ΑＯ啾戎?，Si 襯底具有大尺寸、低成本、易與 Si 基 集成電路工藝結(jié)合等優(yōu)勢(shì)，使得 Si 襯底上 GaN 基射頻電子器件具有較高的產(chǎn)業(yè)化應(yīng)用前景，近年來成為新的研究熱點(diǎn)。北京大學(xué)研究團(tuán)隊(duì)近幾年來針對(duì) Si 襯底上 GaN 基射頻電子材料外延生長(zhǎng)中的關(guān)鍵科學(xué)和技術(shù)問題，圍 繞高阻 Si 襯底上 GaN 基材料射頻損耗的產(chǎn)生機(jī)理，以及低位錯(cuò)密度、低射頻損耗 GaN 的外延生長(zhǎng)等問題開 展了系統(tǒng)的研究工作，取得了一系列研究突破。
Si襯底上GaN基射頻電子材料的研究現(xiàn)狀
Si襯底上GaN 基射頻電子器件具有擊穿電壓高、電流密度大、工作頻率高等優(yōu)異特性，且兼具Si底的大尺寸、低成本、易與Si基CMOS工藝集成等優(yōu)點(diǎn)，其有望推動(dòng)GaN基器件在射頻電子領(lǐng)域的產(chǎn)業(yè)化應(yīng)用，是當(dāng)前國(guó)際上氮化物半導(dǎo)體領(lǐng)域?qū)W術(shù)界和產(chǎn)業(yè)界關(guān)注的熱點(diǎn)。高質(zhì)量的外延材料是實(shí)現(xiàn) GaN 基射頻電子器件的基礎(chǔ)。然而，GaN 與 Si 晶體之間具有較大的晶格失配 ( 16.9% ) 與熱膨脹系數(shù)失配(56% ) ，因此 Si 襯底上 GaN 外延層不僅具有較高的位錯(cuò)密度，且由熱失配帶來的張應(yīng)力將會(huì)使其具有較大的殘余應(yīng)變，甚至最終導(dǎo)致薄膜開裂。這將會(huì)嚴(yán)重影響 GaN 基電子材料與器件的性能和可靠性。此外，為了抑制在射頻應(yīng)用過程中的襯底損耗，襯底通常會(huì)采用高阻 Si，一般是通過區(qū)熔法(float zone，F(xiàn)Z) 制備的Si晶圓。與常規(guī)采用直拉法( Czochralski，CZ) 制備的 Si 晶圓相比，F(xiàn)Z-Si 通常含有較低的雜質(zhì)含量，在常溫下能表現(xiàn)出半絕緣特性，因此能降低一部分襯底損耗。然而，其力學(xué)強(qiáng)度相比 CZ-Si 要差，因此對(duì) GaN 外延生長(zhǎng)過程中的應(yīng)力及翹曲的控制提出了更高的要求。盡管近年來國(guó)內(nèi)外已發(fā)展出一 系列針對(duì) Si 襯底上 GaN 及其異質(zhì)結(jié)構(gòu)的生長(zhǎng)方法和技術(shù)手段，包括低溫 AlN 插入層、AlN / GaN 超晶格緩沖層、Al 組分梯度漸變 AlGaN 緩沖層等方法，已能初步滿足低阻 Si襯底上GaN基功率電子器件對(duì)材 料的要求; 然而目前高阻 Si 襯底上 GaN 及其異質(zhì)結(jié)構(gòu)材料仍然存在很高的位錯(cuò)密度，其應(yīng)力/翹曲控制仍然困難，嚴(yán)重影響器件的性能及可靠性。此外，盡管采用高阻Si襯底，射頻損耗仍然是阻礙Si襯底上GaN基射頻電子材料和器件發(fā)展的關(guān)鍵瓶頸。其內(nèi)涵是Si襯底上GaN基射頻器件在信號(hào)傳輸時(shí)存在傳輸?shù)膿p耗，這會(huì)造成信號(hào)精準(zhǔn)性和器件工作效率的下降。Si 襯底上 GaN 基射頻器件的射頻損耗主要包括4個(gè)部分: 1) 導(dǎo)體損耗，也可稱為傳輸線損耗。 這部分損耗主要與選擇的傳輸線結(jié)構(gòu)、幾何尺寸、金屬材料及工藝等因素相關(guān)，可以通過相對(duì)應(yīng)的工藝優(yōu)化 進(jìn)行解決。2) 襯底損耗。這部分損耗可以通過使用高阻的 Si 襯底進(jìn)行解決。3) 由于 Si 襯底和半導(dǎo)體界面的導(dǎo)電層帶來的界面損耗。4) 無法避免的輻射損耗，這部分損耗通?？梢院雎圆挥?jì)，只在嚴(yán)重失配或者特 殊的電路設(shè)計(jì)里才需要考慮。因此，主要起作用的還是前三個(gè)因素。其中，Si 襯底和半導(dǎo)體界面的導(dǎo)電層 帶來的界面損耗是目前仍未有效解決的部分，也是當(dāng)前射頻損耗最重要的來源。因此，Si 襯底和氮化物界 面的寄生電導(dǎo)形成機(jī)理及其抑制方法就成了當(dāng)前研究的重點(diǎn)。近年來,國(guó)內(nèi)外各研究組針對(duì)上述問題提出了一些解決方案，取得了一些進(jìn)展 : Luong 等采用高溫-低 溫-高溫的方法生長(zhǎng) AlN 成核層，發(fā)現(xiàn)該方法可以抑制 AlN / Si 之間晶格失配導(dǎo)致的張應(yīng)力，從而降低了由于 界面極化電場(chǎng)導(dǎo)致的射頻損耗，10 GHz 下射頻損耗為 0.4 dB/mm 。Chang 等通過降低 AlN 成核層生長(zhǎng)溫 度的方法抑制 Al 擴(kuò)散導(dǎo)致的界面 p 型導(dǎo)電溝道，從而將射頻損耗降至 0.2 dB / mm@10 GHz 。Mauder 等通過擴(kuò)展電阻分布(spreading resistance profiling，SRP) 等測(cè)試方法確認(rèn)了 Al 擴(kuò)散是 AlN / Si 界面寄生電導(dǎo)的 成因，并同樣通過降溫生長(zhǎng)的方式實(shí)現(xiàn)了低射頻損耗的高阻 Si 襯底上 GaN 材料(0．2 dB / mm@ 28 GHz) ，同 時(shí)保持了較高的晶體質(zhì)量及較低的翹曲值(＜20 μm) 。Zhan 等在 6 英寸( 1 英寸 = 2．54 cm) 高阻 Si 襯底 上，通過準(zhǔn)二維成核的方法，實(shí)現(xiàn)了 2．2 μm 無裂紋 GaN 在 AlN 緩沖層上的直接生長(zhǎng)，(002) / ( 102) 面 XRD 半峰全寬(FWHM) 為 457/509 arcsec，翹曲低至 8 μm 以下。盡管以上方法可以在一定程度上緩解 Si 襯底上 GaN 基射頻電子材料面臨的難題，然而當(dāng)前 Si 襯底上 GaN 基射頻電子器件性能仍遠(yuǎn)不及 SiC 襯底上 GaN 基 射頻電子器件，其性能提高依賴于對(duì)材料更加深入的研究及相關(guān)技術(shù)的突破。
高阻 Si襯底上大失配異質(zhì)外延 GaN 基材料
高阻 Si襯底上GaN外延生長(zhǎng)面臨的挑戰(zhàn)相比 SiC 襯底上 GaN，目前 Si 襯底上 GaN 基射頻電子材料和器件仍不成熟，面臨一系列挑戰(zhàn) : 1) Si 襯底 與 GaN 之間具有更大的晶格失配，這會(huì)導(dǎo)致 GaN 外延層中有更高密度的穿透位錯(cuò)，影響器件可靠性。2) Si 襯底與 GaN 之間具有較大的熱失配，導(dǎo)致 Si 襯底上 GaN 存在較大的殘余應(yīng)力甚至開裂。3) 盡管采用了高 阻 Si 襯底，Si 襯底上 GaN 基器件的射頻損耗相比 SiC 襯底上 GaN 基器件仍高出不少 。同時(shí)，器件高溫 下還會(huì)進(jìn)一步使高阻 Si 襯底中產(chǎn)生大量本征載流子，引起射頻損耗進(jìn)一步增加。這會(huì)嚴(yán)重影響器件性能， 包括輸出功率、功率附加效率、增益等。4) Si 襯底自身相比 SiC 熱導(dǎo)率較差，使其在大功率應(yīng)用時(shí)散熱性能不足。另外，Si 襯底與GaN之間的緩沖層通常包括 AlN 成核層、梯度漸變 AlGaN 三元合金或者AlN/AlGaN 超晶格等。復(fù)雜的過渡層設(shè)計(jì)會(huì)進(jìn)一步增加 Si 襯底與 GaN 之間的熱阻，影響器件散熱。
總的來說，高阻Si襯底上GaN的外延材料晶體質(zhì)量與 SiC 襯底上的 GaN 相比仍然存在不小的差距，應(yīng)力/位錯(cuò)控制問題仍然困難，器件可靠性問題仍未解決，特別是嚴(yán)重的射頻損耗問題限制著其在射頻電子領(lǐng)域的應(yīng)用。近年來研究發(fā)現(xiàn)，外延過程中 Al 向 Si 襯底的擴(kuò)散是高阻 Si 襯底上 GaN 中寄生電導(dǎo)和射頻損耗的主要來源，這就要求在外延生長(zhǎng)過程中不僅要實(shí)現(xiàn)良好的應(yīng)力/位錯(cuò)控制，還要協(xié)同考慮對(duì)該寄生電導(dǎo)的抑制，這對(duì)高阻 Si 襯底上 GaN 的外延生長(zhǎng)提出了更大的挑戰(zhàn)。因此，如何通過外延方法的改進(jìn)以及結(jié) 構(gòu)的設(shè)計(jì)綜合解決上述難題，是當(dāng)前亟待解決的問題。
轉(zhuǎn)載微信公眾號(hào)：寬禁帶半導(dǎo)體技術(shù)創(chuàng)新聯(lián)盟
聲明：本文版權(quán)歸原作者所有，轉(zhuǎn)發(fā)僅為更大范圍傳播，若有異議請(qǐng)聯(lián)系我們修改或刪除：market@cgbtek.com
COPYRIGHT北京華林嘉業(yè)科技有限公司 版權(quán)所有 京ICP備09080401號(hào)
