從一顆CPU看國產芯片的未來

國產處理器公司龍芯近日發(fā)布了用于服務器市場的具有自主知識產權的新一代3D5000系列芯片。

具體來說，3D5000芯片是使用Chiplet（芯片粒）技術把兩塊之前發(fā)布的3C5000芯片互聯和封裝在一起，其中每塊3C5000芯片粒有16個核心，從而實現3D5000的32核設計。除了集成了32個LA464處理器核之外，龍芯3D5000還集成了64MB的L3 Cache，支持最多8個DDR4-3200 DRAM；在可擴展性方面，3D5000可以通過HyperTransport接口構建至多四路處理器，因此單機可以支持多達128核。

在性能方面，龍芯的這款芯片使用的是SMIC的12nm工藝，時鐘頻率可達2.2 GHz。跑分方面，單路和雙路服務器的SPEC CPU2006 Base實測可以超過400分和800分，預計四路服務器的分值可以達到1600分。根據時鐘頻率和跑分結果來看，該芯片性能大約和Intel 2015年的至強CPU（Xeon E5-4620， 2.1GHz，四塊芯片的SPEC CPU2006分數為1550）接近。

我們認為，龍芯的3D5000芯片對于國產自主產權處理器來說是一個重要的里程碑。其重要性不僅僅是由于它的性能在慢慢接近主流處理器水平（雖然還有一段距離），而且在于它使用了Chiplet技術。從芯片架構方面來看，龍芯還有相當的潛力可挖（對照的Intel Xeon E5-4620使用的是32nm工藝），處理器架構方面的技術也不是一朝一夕能解決的，而需要踏踏實實地積累技術——值得欣慰的是，龍芯已經宣布將于明年發(fā)布使用全新架構的處理器，其IPC（instruction per cycle，每時鐘周期指令執(zhí)行數，是CPU最重要的指標之一）可望能達到AMD Zen3水平。另一方面，我們也看到使用12nm工藝確實對于該芯片的時鐘頻率給了很大的限制，在目前主流使用最先進半導體工藝的CPU時鐘頻率都在接近4GHz的時候，3D5000的時鐘頻率僅為其一半左右。但是，這也是3D5000芯片重要的原因，因為它使用了Chiplet技術，而Chiplet技術可望是能成為處理器（以及其他品類的芯片）突破半導體工藝限制瓶頸的最關鍵技術。

Chiplet給國產芯片的價值

如前所述，Chiplet將會成為國產芯片突圍的重要技術。

目前由于地緣政治的影響，中國的半導體行業(yè)受到了種種限制，尤其是開發(fā)自主知識產權的關鍵芯片（如國產CPU，或者之后有可能受到影響的其他高性能計算芯片）的公司難以使用最先進的半導體工藝節(jié)點。另一方面，中國的半導體fab同樣由于受到地緣政治的影響，難以快速追趕全球最先進的工藝節(jié)點，而目前只能主要生產成熟工藝節(jié)點（如28nm），或者是介于成熟工藝和先進工藝之間的工藝節(jié)點（例如SMIC今年剛開始大規(guī)模量產14nm，未來幾年可望做到10nm以下）。即使是介于成熟工藝和先進工藝之間的工藝節(jié)點，也會存在良率較低等問題，需要時間來解決。

在這樣的情況下，國產自主知識產權芯片在受到地緣政治影響下只能使用較落后的工藝節(jié)點，那么使用Chiplet這樣的高級封裝技術就成為了突破工藝限制，或者說至少減少工藝對于芯片影響的一種重要技術。

首先，從架構上來說，以CPU為例，當單核性能受到工藝的限制難以做到很強，時鐘頻率難以跑到很高的時候，使用多核就是一種重要的提高性能的選項。當在核心數量上做提升的時候，確保核心與核心之間的高性能數據互聯就是一項重要的任務，而這項任務使用基于Chiplet的技術可以較為容易地實現，從而保證多核處理器的總性能能以和核心數量呈接近線性的方式提升。我們認為，這樣的設計方式不僅僅對于CPU這樣的處理器有效，而且對于其他高性能計算芯片，例如汽車芯片、GPU等等都有意義，因此龍芯的3D5000芯片對于整個行業(yè)都有很大的借鑒意義。我們認為，未來這種使用Chiplet方法的眾核CPU很可能是國產CPU的主流做法，而龍芯這次發(fā)布的芯片將會是這方面的先驅者之一。

其次，從良率角度來看，如前所述國內的Fab由于良率可能會存在一定的提升空間，而良率又會影響到芯片的成本。為了國產芯片能有較低的成本可以在市場上有競爭力，必須保證總體良率足夠好，而這個時候Chiplet就能提供幫助。具體的原因是，在使用同一工藝的前提下，總體芯片的良率和芯片的尺寸有關，即在單個芯片上集成越多晶體管，總體芯片尺寸越大，則芯片良率越低；如果工藝本身的良率就有提升空間，那么對于芯片尺寸較大的CPU或者高性能計算芯片，總體的芯片良率就會很低。為了解決這個問題，可行的做法是把一個大芯片拆成多個小的芯片粒，這樣單個芯片粒的面積就會較小，從而良率得到了保證，從而整體上可以用高級封裝的方法來實現在工藝良率還在提升的時候，也能實現較高良率的高集成度芯片。

中國芯片設計應布局Chiplet以及相關架構

值得一提的是，使用Chiplet并非是為了突破地緣政治對于中國半導體影響的臨時解決方案，而事實上將會成為未來芯片設計的主流方案——即使沒有地緣政治對于中國半導體技術的限制，中國半導體行業(yè)仍然應該大力發(fā)展Chiplet相關的技術。

目前，國際最主流和最領先的半導體芯片公司都在使用Chiplet技術，因為他們也受到了半導體工藝的限制，因為工藝良率的問題在最新的半導體工藝節(jié)點中也存在，因此AMD、Intel等頂尖公司都在大量投入Chiplet相關研發(fā)，并且已經使用在最新的芯片中，用以提高芯片性能和良率。因此，中國半導體公司對于Chiplet的研發(fā)事實上也是符合全球半導體主流技術的做法。

對于Chiplet技術來說，一方面必須在封裝和相關半導體工藝上做投入——從目前的技術來看，Chiplet以及相關的高級封裝技術正在越來越多地在半導體代工廠中完成（例如臺積電的InFO、CoWoS、SOIC等都是相當成功的Chiplet相關技術），而不是在封測廠中完成，因此中國的半導體代工廠也必須要努力開發(fā)相關的技術。另外，從芯片設計端來看，Chiplet為芯片設計帶來了更多的靈活度，開啟了更多的機會，但是同時也對于芯片架構設計提出了更高的要求，即如何針對Chiplet去開發(fā)最優(yōu)的芯片架構，從而最大程度上利用Chiplet帶來的靈活度；例如目前AMD的最新一代處理器中把大量緩存放在了Chiplet中，這就是Chiplet給芯片架構帶來的一次更新。因此，如何利用Chiplet的帶來的機會讓中國半導體芯片行業(yè)更上一層樓，是需要中國的相關的半導體工藝、封裝和設計廠商協同努力的一個重要課題。

轉載微信公眾號：半導體行業(yè)觀察

聲明：本文版權歸原作者所有，轉發(fā)僅為更大范圍傳播，若有異議請聯系我們修改或刪除：zhangkai@cgbtek.com